PCB的信号完整性设计策略

PCB的信号完整性设计策略

陈悦

贵州航天电器股份有限公司

摘要：在集成电路输出开关速度不断提升和PCB板密度不断增加的过程中，PCB的信号完整性也开始备受关注。为实现PCB的良好应用与发展，本文特对其信号完整性设计策略进行了分析，以此来为其信号完整性设计提供足具科学性的参考。

关键词：PCB；信号；完整性；设计策略

引言：在对PCB进行信号完整性设计的过程中，设计者首先需要对电路板设计信息做到全面了解，然后通过分层设计、布局设计和布线设计等策略的合理应用来确保其设计效果。通过这样的方式，才可以实现PCB信号完整性的良好设计，全面满足PCB的实际应用需求。

1. PCB信号完整性的设计意义概述

PCB又叫做印制电路板，在其布局中，如果信号完整性出现了问题，便会直接导致信号失真、数据不正确、定时错误、控制线、地址和系统误工作等的各种现象产生，严重的情况下甚至会导致系统崩溃^[1]。为有效避免此类问题，设计者就需要对PCB进行良好的信号完整性设计，这样才可以使其在应用中做出正确的电平电压数值和时序响应。

2. PCB信号完整性设计中的主要问题

所谓信号完整性，指的是在信号从信号线中通过之后的质量。对于电路而言，每一段导线都不仅仅只是单纯的导体，其低频段呈现出的是阻性，中频段呈现出的是容性，高频段呈现出的是感性，甚高频段的导线则变为辐射天线。在对高速PCB进行设计的过程中，因集成电路具有非常高的切换速度，所以如果其电路的布局、布线不够合理，便会对其信号完整性造成不良影响，进而引发定时、反射、串扰以及振铃等的一系列问题。

1. 定时问题

集成电路的数据接收仅仅能够按照规定时序来进行，如果信号延迟过长，则可能出现功能混乱和时序违背情况。对于低速系统而言，可将信号互联延迟以及阻尼振荡忽略不计，这是因为信号耦合的时间能够达到稳定。但是如果系统时钟比较高，器件之间的信号传输及其同步准备时间便会缩短，无论是走线过长还是驱动过载情况都会导致延时发生。而在高速电路中，每一种门延时需求都需要在短时间之内得以良好满足，包括延时、保持时间以及建立时间等。加之高速PCB中的传输线上有电感和电容的分布，这些都会让信号在切换过程中出现延时，进而对数字电路造成建立时间以及保持时间方面的影响，如果延时过长，则可能会使得电路不能够对数据做出正确判断。基于此，在对PCB信号进行完整性设计的过程中，设计者与相关技术人员一定要对其定时问题及其原因做到足够重视，尽量避免上述情况的出现。通过这样的方式，才可以有效确保PCB设计能够严格按照时序进行，以此来实现其良好的完整性设计。

2. 反射问题

在传输线上，反射信号其实属于一种回波，根据信号传输过程中的相关理念，当信号从传输线上经过，并向负载进行功率传输的过程中，因为阻抗具有一定的不匹配性，其中的一部分能量便会返回到源端。在进行高速设计的过程中，信号连线并不会继续在集中参数形式的电路中用作导线，它需要被等效成为一种传输线。在这样的情况下，如果负载阻抗和传输线路阻抗之间可以达到良好的匹配效果，所有的信号都将会传递到负载中，并不会发生反射。相反的，如果负载阻抗和传输线路阻抗之间不能达到良好的匹配效果，便会出现信号反射情况。而通过进一步的实践与研究分析发现，除了上述问题之外，还有很多情况也都会引发信号反射问题，比如电源平面连续性不足、端接不适当以及布线过程中采用了一些不适当的几何形状等，这些情况也都会引发反射问题。因此，在对PCB信号进行具体的完整性设计中，设计人员应对反射问题的主要产生原因加以综合考虑，并通过合理的措施来避免这些因素对PCB信号完整性的不良影响，使其完整性设计效果得以良好保障。

3. 串扰问题

在对PCB信号进行完整僧性设计的过程中，如果其边缘速率在1ms以下，设计者就必须要对其串扰问题加以科学考虑。一般情况下，速度和密度较高的电路板中都很容易产生串扰问题。之所以会出现这样的情况，是因为在交变电流从高速电路信号线中通过的过程中，会有相应的交变磁场产生，而在磁场中与之相拼的信号线就会对信号电压做出感应，有时也会引发高频形式的谐振现象，然后再在与其邻近的互连线路中发生耦合，这样便会引发串扰问题。对于PCB信号完整性设计而言，其串扰问题的影响因素有很多。通过进一步的研究与分析发现，信号线的具体端接方式、接收端电气特征、驱动端电气特征、信号线之间的间距以及高速印制板具体的叠层设置等都会对其串扰问题具有一定的影响作用。基于此，在具体的信号完整性设计过程中，设计者和相关工作人员需要对这些影响因素加以格外重视，并根据实际情况、结合实际需求，采取合理的措施来进行相应的影响因素控制。通过这样的方式，才可以有效消除串扰问题对PCB信号完整性设计所产生的不良影响，使其完整性设计效果得以良好保障。

4. 振铃问题

在PCB信号的完整性设计中，振铃问题也是一项主要的问题。振铃问题的具体表现是反复出现信号过冲或者是信号下冲情况，并在逻辑电平门限中呈现出上下抖动情况，其振荡往往会呈现出欠阻尼形式的状态。通过进一步的研究与分析发现，对于PCB信号而言，在具体的完整性设计中，之所以会出现振铃问题，主要是因为在传输线路上存在寄生电感以及电容过度的情况，进而导致源端和收端之间的阻抗失配，振铃问题也就由此产生。与反射问题相同，振铃问题也可以采用适当的接端来进行抑制。一般情况下，时钟信号等的周期脉冲信号中所含有的高次谐波都非常丰富，因此就很容易引发振铃问题。基于此，在具体的设计过程中，相关技术人员一定要对此加以有效防范，这样才可以有效避免振铃问题的产生，实现PCB信号的完整性设计。

三、PCB信号完整性设计策略分析

（一）全面了解电路板设计信息

在对PCB进行信号完整性设计的过程中，一项首要内容就是对整个电路板中的信息做到详实了解。第一是了解电路板中的器件数量、大小、封装、芯片速率等，同时也应该明确PCB是否按照低中高速区进行划分，输入区和输出区接口有哪些。第二是了解其整体布局要求、是否有大功率器件、各个器件的具体布局位置、芯片器件在散热方面是否有特殊需求。第三是了解信号线具体种类、速率和传送方向、总线速率走向和具体驱动情况、信号线对于阻抗控制的实际要求、关键信号和相应的保护措施。第四是了解其电源种类、地种类、电源与地对于噪声容限的实际要求、电源与地平面具体的设置和分割。第五是了解时钟线种类及其速率、时钟具体的延时要求、时钟线具体来源及其具体去向、最长走线要求。

2. PCB的分层设计策略

就目前来看，PCB已经从原来的单层发展为双层和四层形式，并逐渐朝着更多层的方向发展。随着布线层数的增加，PCB信号走线具有了更高的参考面，信号回流也具有了更好的途径，这对于其信号完整性的提升十分有利。

在对PCB进行分层设计的过程中，第一是将地平面作为优选参考面，虽然电源和地平面都可以作为参考平面，但是因为电源特性阻抗更高，且和参考地电平间的电位差较大，所以其屏蔽效果会比地平面差很多。第二是做好数字电路和模拟电路之间的分层，具体设计中，在控制好成本的基础上，应尽量在不同层上进行数字电路以及模拟电路的安装，如果一定要在同一层安装，可通过接地线条加设、开沟以及分割线等的措施进行补救，但是一定要将数字和模拟电源与地分开，不可混用。第三是相邻布线层中的关键信号走线不应跨越分割区，因为信号跨区所形成的信号环路很大，产生的辐射也很强，如果地线分割中的信号线一定要跨区，可先通过单点连接的方式做好被分割地处理，这样就可以在两个地之间形成连接桥，再通过这个连接桥进行布线即可。第四是元件面下方的地平面应相对完整，尤其是多层板，其地平面一定要保持完整，且信号线走线不可以在地平面内进行。第五是对时钟、高速和高频等的这些关键信号线进行相邻地平面设置，让信号线和地线之间仅仅隔开PCB层之间的距离，电流始终流动在信号线的正下方，进而实现信号环路面积以及辐射的最小化。

2. PCB的布局设计策略

在布局设计之前，首先需要对确保成本足够低基础上可让实际应用需求得以满足的PCB大小加以确定。如果其尺寸太大，布局过程中的器件分布情况比较分散，可能就需要很长的传输线，这样不仅会增加其阻抗、降低其抗噪声能力，同时也会增加其应用成本。如果器件放置过于集中，便会对散热效果造成不利影响，在相邻走线之间很容易出现耦合串扰现象。因此在具体的布局设计中，一定要将电路中的具体功能单元作为依据，并对接口、散热以及电磁兼容等的各方面因素加以综合考虑。

在数字以及模拟信号相混合形式的PCB布局设计中，不可以出现数字信号与模拟信号混杂的情况，如果一定要混杂，设计中一定要保障其走线垂直，这样便可使其交互耦合效应得以有效降低。在电路板上，容易产生噪声的电路、数字电路以及模拟电路都应该做好分隔，敏感线路应先进行布线，并将电路之间存在的耦合路径消除^[2]。在此过程中，一定要对时钟、中断线路以及复位线路加以全面考虑，不可使其平行于电流高的开关线路，这样才可以有效避免电磁耦合所导致的信号破坏以及非预期中断、复位等情况。

具体布局的过程中，第一是做好功能分区，让数字电路以及模拟电路在不同空间里具备各自的布局。第二是将电路信号具体流程作为依据，对各种功能形式的电路单元进行合理安排，让信号流通具有一致的方向。第三是将各个功能电路单元中的核心元件作为中心，让其他元件围绕着这些元件来布局。第四是尽量将高频元件间的连接线缩短，使其分布参数得以有效降低。第五是对抗干扰能力不足的元件做好距离控制，不可太近，且输入元件应远离输出元件。

2. PCB的布线设计策略

具体的布线过程中，一定要做好全部信号线的分类。首先需要对时钟线和敏感信号线进行布线，然后再对高速信号线进行布线，尽最大限度降低其过孔量，最后再对一般性的信号线进行布线。

如果信号线不相同，布线中应保障其安全距离，且不可平行布线，比如高速线和低速线、数字线和模拟线、高电压线和低电压线、高电流线和低电流线等。对于不同布线层上分布的信号线，一定要和地布线保持垂直，以此来实现线间扰动的有效减少。具体布线中，最好应该将信号流动的具体方向顺序作为依据，对于一个电路，其输出信号线不可再折回到输入信号线这一区域中。高速信号线长度应尽量小一些，这样才不会对其他信号线造成干扰^[3]。对于双面板，必要的情况下可以将隔离地线设置在高速信号线的两边；对于多层板，高速时钟线全部应按照时钟线的具体长度进行布线，并做好屏蔽措施的应用。

布线过程中，第一是布线密度应尽量低一些，信号走线的粗细应尽量保持一致，以此来为阻抗匹配提供足够便利。第二是输入以及输出端的导线尽量不要相邻，也不要并行太长的距离，为防止并行信号线出现串扰问题，可将其间距增加，或者是将隔离带插入信号线之间。第三是PCB走线应保持均匀宽度，不可出现宽度突然改变的情况。第四是电流环路面积应尽量减小，这样才可以实现PCB电磁干扰的有效降低。第五是注重导线长度的减小和导线宽度的增加，这样才更加有利于导线阻抗的降低。

结束语：

综上所述，在对PCB进行信号完整性设计的过程中，不仅需要对其电路板设计信息做到全面了解，同时也应该根据实际情况，对其进行合理的分层、布局以及布线设计。通过这样的方式，才可以确保其信号完整性设计效果，充分满足其实际应用与发展需求。

参考文献：

[1]魏华,杨伟栋,武军,张彦粉,郭鹏飞,孔真.阻焊油墨对印制电路板传输线信号损耗的影响[J].电镀与涂饰,2021(15):1200-1204.

[2]袁为群,宋建远,陈世荣.基于信号完整性的高速PCB优化设计与研究[J].广东工业大学学报,2019(06):74-79.

[3]徐小兰.印制电路高速传输线路设计与制作的信号完整性研究[D].导师：何为;苏新虹.电子科技大学,2018.