首页 > 《电子与封装》 > 2002年5期 > 0.4～0.25μm时代的栅氧化膜形成技术

0.4～0.25μm时代的栅氧化膜形成技术

在线阅读下载PDF 导出详情

摘要　　1前言　　对于MOS晶体管的栅氧化膜来说,按照高集成化、高性能化的比例要求,在采用0.35μm工艺技术的64MDRAM中,要求薄膜减薄到10nm,而在0.25μm的256MDRAM中则要减薄到8nm.对于高性能CMOS逻辑电路来说,在薄膜化方面的要求比DRAM还要早一个时代,对于0.25μm工艺来说,则要求使用6nm这样极薄的氧化膜.　　……

DOI 8rdxx3v9dl/51025

作者

机构地区不详

出处《电子与封装》 2002年5期

关键词形成技术时代栅栅氧化

分类 [电子电信][物理电子学]

出版日期 2002年05月15日（中国期刊网平台首次上网日期，不代表论文的发表时间）