首页
期刊导航
期刊检索
论文检索
新闻中心
期刊
期刊
论文
首页
>
《中国集成电路》
>
2007年1期
>
Cadence联合台积电推出90nmRF工艺设计工具
Cadence联合台积电推出90nmRF工艺设计工具
打印
分享
在线阅读
下载PDF
导出详情
摘要
Cadence与台积电12日联合宣布,用于新的CadenceVirtuoso客户设计平台的台积电90nm射频工艺设计套件(PDK)已经面世。这一90nmRF工艺设计套件是台积电一系列工艺设计套件之一,支持Cadence最新的用于模拟、混合信号和RF器件设计的Virtuoso平台。
DOI
34gm031049/487931
作者
机构地区
不详
出处
《中国集成电路》
2007年1期
关键词
CADENCE
工艺设计
设计工具
VIRTUOSO
设计平台
器件设计
分类
[电子电信][微电子学与固体电子学]
出版日期
2007年01月11日(中国期刊网平台首次上网日期,不代表论文的发表时间)
相关文献
1
.
台积电推出设计参考流程10.0版以支援28纳米工艺
.微电子学与固体电子学,2009-08.
2
章从福.
台积电将向14 nm以下工艺挺进
.物理电子学,2010-04.
3
郑畅.
台积电和ARM将联手研发10nm制造工艺
.物理电子学,2014-05.
4
.
菜系:设计工具
.物理电子学,2004-02.
5
.
瞄准40纳米工艺,微捷码获得台积电参考流程认证
.微电子学与固体电子学,2008-07.
6
.
台积电积极布局28纳米制程
.微电子学与固体电子学,2012-01.
7
.
建筑概念设计工具
.计算机应用技术,2003-08.
8
.
中芯国际巨额赔款与台积电达成和解
.材料科学与工程,2009-12.
9
.
台积电公布2008年11月营收报告
.物理电子学,2009-01.
10
.
台积电和ARM合作降低65纳米测试芯片的功耗
.计算机系统结构,2006-09.
来源期刊
中国集成电路
2007年1期
相关推荐
推出积碳清除专用料
AI设计工具对当下建筑设计工作流的改善
浅谈AI设计工具对建筑设计工作流的改善
网架结构零件设计工具简介
IC设计工具EDA软件技术综述
同分类资源
更多
[微电子学与固体电子学]
废水零排放
[微电子学与固体电子学]
刚挠印制板的技术趋向
[微电子学与固体电子学]
智原携手美国睿思落户重庆
[微电子学与固体电子学]
挠性印制电路的设计
[微电子学与固体电子学]
2016年影响行业的十大热点
相关关键词
CADENCE
工艺设计
设计工具
VIRTUOSO
设计平台
器件设计
返回顶部