首页 > 《萍乡学院学报》 > 2015年6期 > 基于Verilog HDL的频率计的设计

基于Verilog HDL的频率计的设计

在线阅读下载PDF 导出详情

摘要以Altera公司CycloneIV系列EP4CE15F17C8N器件为核心,制作了一个宽带高频小信号频率计。该系统将正弦信号通过硬件电路整形、放大、滤波后,用VerilogHDL实现分频、门控、计数、锁存、译码显示等设计,进行数据读取、运算和显示,正弦信号频率范围为1Hz-10MHz,有效值电压范围为50mV-1V,测量相对误差的绝对值不大于10-4。

DOI ojn27vvljr/1583137

作者张兴娇;肖永江;廖建波;肖丽丽

机构地区不详

出处《萍乡学院学报》 2015年6期

关键词频率计 FPGA VERILOG HDL

分类 [文化科学][教育学]

出版日期 2015年06月16日（中国期刊网平台首次上网日期，不代表论文的发表时间）

相关文献

1孙健. 微电脑频率计.高等教育学,2007-03.
2admin. 基于Verilog HDL的模型优化.自动化与计算机技术,2019-07.
3耿兴隆;李振川;马晓涛. 基于CPLD的数字频率计的设计实现.职业技术教育学,2010-03.
4林纯;王建平. MAXPLUSⅡ环境下的频率计设计及其完善.教育学,2007-04.
5王刚. 一种基于VHDL语言的数字频率计设计.教育学,2010-04.
6吴佳军. 简易数字频率计的设计分析.通信与信息系统,2017-12.
7王跃毛瑞祥. 微波频率计的测量不确定度评定.电力系统及自动化,2018-12.
8王颢澎. Verilog HDL下简易电子钟设计分析.,2023-07.
9张建桥，夏锦玉，赵特，阎海锋. 基于NIMDO时间频率计量标准的构建.建筑技术科学,2022-06.
10万馨;芮延年. 基于AMESim的人体固有频率计算.职业技术教育学,2014-01.

来源期刊

萍乡学院学报

2015年6期

基于Verilog HDL的频率计的设计

来源期刊

相关推荐

同分类资源更多

相关关键词

基于Verilog HDL的频率计的设计

来源期刊

相关推荐

同分类资源 更多

相关关键词

同分类资源更多